Dans cette leçon vidéo en français, l’instructeur explique la logique séquentielle en se concentrant sur la bascule D (D‑latch) sensible au niveau haut. Après un rappel du fonctionnement de la bascule RS réalisée avec deux NAND croisées et de son état interdit, il montre comment transformer la RS en une bascule D en combinant les entrées S et R via un inverseur, de façon à n’avoir qu’une seule entrée D. Il souligne que, sans horloge, le circuit ne possède pas de mémoire réelle car Q suit immédiatement D. L’ajout d’un signal d’horloge (CLK) et de deux portes OR permet de bloquer ou de laisser passer l’information selon le niveau de l’horloge, créant ainsi un D‑latch transparent lorsque CLK=1 et un état de mémoire lorsque CLK=0. Le cours détaille la table de vérité du circuit complet (4 combinaisons D/CLK) et explique chaque cas (CLK bas → S=R=1 → état mémoire ; CLK haut → S et R reflètent D → Q suit D). Enfin, il trace le chronogramme montrant l’évolution de CLK, D et Q, illustrant la transparence pendant le niveau haut et le blocage pendant le niveau bas, et rappelle que d’autres implémentations existent mais que la compréhension du principe général est essentielle. Le ton est pédagogique et l’attitude est neutre‑enthousiaste.
Chapters
Bonjour à tous et bienvenue dans cette nouvelle leçon sur la logique séquentielle. Aujourd'hui, nous allons voir la bascule D. Dans la leçon précédente, nous avons étudié la bascule RS qui nous a permis de comprendre le principe fondamental de la mémoire binaire, c'est-à-dire la capacité d'un circuit à conserver un état logique. Il existe plusieurs façons de réaliser la bascule RS. Dans notre cas, nous avons opté pour une configuration à 2 portes NAND interconnectées de manière croisée. Rappelons d'abord le fonctionnement de la bascule RS selon la configuration choisie. Si l'entrée S est mise à 1 et R à 0, la sortie principale Q prend la valeur 1. Si S est mise à 0 et R à 1, alors Q prend la valeur 0. Si les deux entrées S et R sont mises à 1 en même temps, la sortie Q garde simplement la valeur qu'elle avait avant. C'est ce qu'on appelle l'état mémoire. Mais cette bascule a aussi une faiblesse. En effet, si les deux entrées S et R sont mises à 0 simultanément, les deux sorties Q et Q barre prennent la valeur 1 en même temps. Or, comme elles sont censées être complémentaires, cette situation est incohérente. On parle alors d'un état interdit qui rend le circuit imprévisible est donc peu fiable pour certaines applications. Pour résoudre le problème de la bascule RS, les ingénieurs ont conçu la bascule D. La lettre D fait référence à data ou données. C'est une évolution qui n'utilise qu'une seule entrée notée D. Le principe est simple: la sortie principale Q prend la même valeur que D. Donc, si D est mise à 1, alors Q vaut 1 aussi, et si D est mise à 0, alors Q devient 0. Cependant, la bascule D ne transmet pas cette valeur à n'importe quel moment. Elle utilise un signal de synchronisation appelé horloge, souvent noté CLK ou H, qui décide quand la valeur de D doit être copiée ou mémorisée. Il existe 2 grands modes de fonctionnement de la bascule D: le D latch ou verrou D sensible au niveau. Dans ce mode, tant que l'horloge est au niveau haut, c'est-à-dire 1, la sortie Q suit directement l'entrée D. On dit alors que la bascule est transparente, car elle laisse passer la valeur de D vers Q. Dès que l'horloge repasse au niveau bas, c'est-à-dire 0, la sortie Q se bloque et conserve la dernière valeur enregistrée, même si D change entre-temps. Le deuxième mode est la bascule D sur front, sensible aux changements d'état. Il s'agit du mode le plus courant en électronique numérique. Ici, la valeur de D n'est capturée qu'au moment exact où l'horloge change d'état. Par exemple, quand elle passe de 0 à 1, ce qu'on appelle le front montant, ou dans certains cas, quand elle passe de 1 à 0, ce qu'on appelle le front descendant. Le reste du temps, que l'horloge soit à 0 ou 1, la sortie Q reste figée et ignore les variations de D. Dans cette leçon, nous allons nous concentrer sur la bascule D latch sensible au niveau haut. Car elle est plus simple à comprendre que la bascule D déclenchée sur front. Cela nous permettra d'assimiler son principe de fonctionnement avant de passer à des versions plus complexes. Analysons maintenant le fonctionnement de la bascule D. Nous allons partir de la même base que celle utilisée pour la bascule RS de la leçon précédente. Autrement dit, la version de la bascule D que nous allons étudier est construite à partir de la configuration RS réalisée avec 2 portes NAND croisées. Et l'état mémoire correspond au cas où S et R valent 1 en même temps. Bien sûr, il existe d'autres façons de concevoir une bascule D, qui dépendent surtout de la manière dont la bascule RS est mise en œuvre. Voyons comment tout cela fonctionne. Plaçons d'abord le circuit de notre bascule RS. On sait que si S vaut 1 et R vaut 0, alors la sortie Q prend la valeur 1. Inversement, si S vaut 0 et R vaut 1, alors Q devient 0. On remarque donc que Q suit directement l'état de S, tout en étant opposé à l'état de R. À partir de cette observation, on peut simplifier le fonctionnement. Au lieu d'avoir 2 entrées séparées S et R, on peut les combiner pour n'en former qu'une seule, et que l'on va appeler D. Pour cela, il suffit d'ajouter un inverseur à mon entrée R. Ainsi, R reçoit toujours l'opposé de S. Maintenant, si D vaut 1, alors S vaut 1 et R vaut 0. D'après la table de vérité de la bascule RS, la sortie Q prend la valeur 1. Et bien sûr, Q barre devient 0. Et si D vaut 0, alors S vaut 0 et R vaut 1, ce qui force la sortie Q à 0. Tout semble fonctionner correctement, la sortie Q correspond bien à la valeur de l'entrée D. Cependant, on remarque une limite importante: à chaque fois que D change, Q change immédiatement. Autrement dit, le circuit ne garde pas en mémoire la valeur précédente. À ce stade, ce n'est donc pas encore une vraie bascule, car il lui manque la notion d'état mémoire qui caractérise ces types de circuits. C'est justement pour résoudre ce problème que l'on introduit le signal d'horloge, noté CLK. Son rôle est de décider quand la valeur de l'entrée D doit être copiée vers la sortie Q. Quand l'horloge est à 1, c'est-à-dire au niveau haut, la sortie Q prend immédiatement la valeur de D. Quand l'horloge est à 0, au niveau bas, la sortie Q ne change plus. Elle garde en mémoire la dernière valeur enregistrée même si D continue de varier. Pour améliorer notre circuit, nous allons ajouter 2 portes OU juste avant les entrées S et R de la bascule RS. Les autres entrées de ces portes seront reliées au signal d'horloge CLK. Mais en passant par un inverseur. En pratique, cela veut dire que l'entrée S reçoit à la fois la valeur de D et le signal d'horloge inversé à travers une porte OU. Et l'entrée R reçoit la valeur inversée de D et aussi le signal d'horloge inversé à travers une deuxième porte OU. Dressons maintenant la table de vérité du circuit que nous avons obtenu. Cela va nous permettre de vérifier si son comportement correspond bien à celui attendu pour une bascule D-latch sensible au niveau haut. Puisqu'on a 2 entrées D et CLK, alors on aura 4 combinaisons possibles. Commençons par le cas où CLK vaut 0. Dans ce cas, l'inverseur placé juste après transforme cette valeur en 1. Cette valeur est envoyée aux entrées des 2 portes OU. Or, d'après la table de vérité d'une porte OU, si au moins une entrée vaut 1, alors la sortie vaut 1 aussi. Ainsi, les entrées S et R de la bascule RS prennent toutes les 2 la valeur 1. Et comme nous l'avons vu précédemment, quand S et R valent 1 en même temps, la bascule RS se trouve dans l'état mémoire. Donc la sortie Q garde sa valeur précédente et Q' aussi, peu importe la valeur de l'entrée D. Ainsi, lorsque CLK vaut 0, l'horloge bloque le passage de l'information. La bascule D reste alors dans son état mémoire et la sortie Q conserve la dernière valeur enregistrée sans tenir compte des changements éventuels de l'entrée D. Prenons maintenant le cas où CLK est au niveau haut, c'est-à-dire 1. Dans ce cas, l'inverseur transforme cette valeur en 0 qui est appliquée aux entrées des 2 portes OU. Or, selon la table de vérité d'une porte OU à 2 entrées, si l'une des entrées vaut 0, la sortie prend simplement la valeur de l'autre entrée. C'est la règle de Boole A+ 0= A. Cela signifie que cette fois, Ce sont les valeurs de D qui déterminent directement les sorties vers S et R. Si D vaut 0, alors S vaut 0 et R vaut 1. D'après la table de vérité de la bascule RS, cette combinaison force la sortie Q à 0 et Q barre devient 1. Si D vaut 1, alors S vaut 1 et R vaut 0. Cette combinaison force la sortie Q à 1 et Q barre devient 0. Donc, lorsque l'horloge est au niveau haut, C'est-à-dire si LK vaut 1, la sortie Q copie directement la valeur de l'entrée D. Ce comportement correspond parfaitement à la définition d'une bascule D latch sensible au niveau haut. Vous avez sûrement remarqué que grâce à la bascule D, l'état interdit présent dans la bascule RS a complètement disparu. Essayons maintenant de tracer le chronogramme de la bascule D latch. Pour cela, nous allons représenter sur un même graphique l'évolution du signal d'horloge CLK, l'évolution du signal d'entrée D et enfin la sortie Q. Au début, CLK est au niveau bas. Dans cette phase, peu importe la valeur de D, la sortie Q reste en état mémoire et garde la valeur qu'elle avait auparavant. Comme on ne connaît pas l'état initial de Q, on suppose qu'elle était à 0. Elle conserve donc cette valeur pendant toute la durée où CLK vaut 0. Quand CLK passe à 1, la bascule devient active et la sortie Q copie la valeur de D. Ainsi, si D vaut 1, Q passe à 1 et si D repasse à 0, Q la suit et devient 0 tant que CLK reste au niveau haut. Lorsque CLK revient à 0, la bascule se bloque à nouveau et Q entre en état mémoire et garde sa dernière valeur. Ici c'est 0. Puis quand CLK repasse à 1, Q reprend le comportement de D qui vaut 1, donc Q vaut 1 aussi. Enfin, quand CLK redescend à 0, la bascule se fige une dernière fois et Q conserve sa valeur précédente, c'est-à-dire 1. Je rappelle que la configuration que nous avons choisie pour construire notre bascule D, ainsi que son comportement lorsque l'horloge est au niveau haut, ne sont qu'une des façons possibles pour la réaliser. Il existe en effet plusieurs schémas logiques différents pour représenter une bascule D, mais ce qui compte avant tout, c'est de bien comprendre le principe général de son fonctionnement. Merci pour votre attention et à la vidéo prochaine.
